Amplificador Híbrido Aplicado a Áudio: Duplo Meia-Ponte e Classe AB

Guilherme Weber Frantz Programa de Pós-Graduação em Engenharia Elétrica Universidade Federal de Santa Maria - UFSM Santa Maria, Brasil gui.frantz@gmail.com

Resumo — Circuitos híbridos surgiram com o intuito de unir vantagens de duas formas de amplificação. Este trabalho propõe uma topologia envelope usando circuitos chaveados e lineares, aqui nominado por Duplo Meia-Ponte + Classe AB. O circuito é simulado e testado experimentalmente. Os resultados obtidos mostram que o amplificador híbrido proposto mantém as vantagens de ambos os circuitos (chaveado e linear), com eficiência de 90% e THD mínimo de 0,05%.

Palavras-chave — Circuitos híbridos, eficiência, linearidade.

I. INTRODUÇÃO

A utilização de circuitos eletrônicos em áudio remete ao desenvolvimento da válvula, em 1908 [1]. Desde então, instigou-se o aprimoramento de topologias de amplificação linear, visando melhorar rendimento e qualidade [2], [3]. A evolução da amplificação linear acompanhou o advento do transistor, no final da década de 1940 [4], continuando com sua boa linearidade (taxas de distorção harmônica – *THD* – abaixo de 0,1%) porém com seu rendimento ainda limitado: valores máximos de cerca 50% para um amplificador *Classe-A* e 78,5% para um amplificador *Classe-B* [5].

A utilização de semicondutores permitiu não somente que as já existentes topologias fossem otimizadas, mas que novos conceitos de amplificação fossem explorados. Em contrapartida à utilização dos dispositivos em região linear, pode-se usar os transístores como chaves (região de corte e saturação): deste modo, tem-se circulação de corrente quando a tensão em seus terminais é mínima e bloqueio da mesma quando a tensão em seus terminais é máxima. Portanto, não há tensão e corrente concomitantemente (o que resultaria em dissipação de potência). Data da década de 1950 a proposta de amplificação de sinais através desta topologia, a qual já demonstrava eficiência prática acima de 90% [6].

Os amplificadores chaveados (ou amplificadores *Classe-D*), tornaram-se populares nas últimas décadas. A amplificação Classe-D torna-se muito atraente para uso em dispositivos móveis, onde faz-se mister o desempenho ótimo da bateria [7], [8], [9]. Seu alto rendimento aplica-se também em sistemas de alta potência (áudio automotivo ou sistemas de *PA* – *public address*), onde minimizar volume, transferência de calor e peso é de suma importância [10].

Em contrapartida as vantagens anteriormente citadas, a utilização de circuitos chaveados para amplificação trouxe alguns problemas: interferência eletromagnética (EMI), não linearidades, necessidade de filtro de saída para redução de José Renes Pinheiro Programa de Pós-Graduação em Engenharia Elétrica Universidade Federal de Santa Maria - UFSM Santa Maria, Brasil *jrenes@gepoc.ufsm.br*

harmônicos de chaveamento, etc. [5]. Para mitigar tais problemas, o comportamento de amplificadores Classe-D vem sendo amplamente investigado nos últimos anos [11], [12], [13], [14].

Porém, certas aplicações em áudio, medição ou em equipamentos de teste, onde a demanda por qualidade é primordial, amplificadores chaveados ainda apresentam dificuldades de suplantar os lineares. A forte presença da frequência de chaveamento e seus harmônicos demanda a presença de um filtro passa-baixas, propriamente dimensionado, o que aumenta a impedância de saída do amplificador e diminui sua resposta dinâmica [15].

Portanto, com o intuito de alcançar a fidelidade de amplificadores lineares e a eficiência de amplificadores chaveados, surgiram os circuitos híbridos. Este trabalho objetiva investigar algumas configurações e topologias, convergindo para quais são empregáveis ao áudio. Posteriormente, propõe-se uma abordagem de aplicação, a qual é projetada, simulada e tem seu funcionamento prático validado.

II. CIRCUITOS HÍBRIDOS

Os circuitos eletrônicos híbridos, os quais integram sistemas chaveados e lineares, foram inicialmente classificados por Yundt [16]. Basicamente, consistem de dois amplificadores: um principal, de alta eficiência, responsável por suportar a maior parte da potência; e um amplificador de correção, de alta linearidade, responsável por suprimir não-idealidades oriundas do primeiro.

Os supracitados circuitos (principal e de correção) podem ser rearranjados de diversas maneiras, conforme a necessidade de correção da topologia. Majoritariamente, são acoplados em série, paralelo ou envelope [17].

A. Configuração Série

Nesta configuração, a saída do amplificador de correção e do amplificador principal são conectadas em série, conforme exemplo da topologia *Classe-I* ilustrado na Figura 1. Os transístores $T_1 e T_2$ fazem parte do amplificador principal, chaveado, de alta eficiência, o qual sintetiza uma tensão de saída segundo um sinal de referência e suporta a maior parte da potência total do circuito. Os transístores $T_3 e T_4$ – correspondentes ao amplificador linear – cumprem a função de corrigir qualquer distorção proveniente do amplificador principal.



Figura 1 - Exemplo de topologia de configuração série.

A saída do amplificador de correção Classe-A é conectado à carga, tendo sua alimentação de tensão proveniente de duas fontes DC flutuantes V_2 com seu centro conectado à saída do amplificador chaveado principal. Mesmo tendo T_1 e T_2 trabalhando em sua região linear, a tensão entre coletor e emissor dos mesmos é pequena, aumentando somente conforme o sinal de saída varia. Desta forma, para uma mesma situação de referência, um amplificador Classe-A é capaz de desempenhar uma eficiência de 37%, contra 77% do amplificador Classe-I [18].

Estudos alternativos apresentam outras abordagens mais atuais desta configuração, porém não aplicados a áudio. Em [19], uma topologia constituída por conversores multiníveis com *n* células *full-bridge*, moduladas por *phase-shift PWM* é proposta para uso em fontes de potência AC. A utilização de conversores multiníveis possibilita a redução do filtro de saída do amplificador principal, o que melhora sua resposta dinâmica. Tal estudo, porém, não aborda a utilização do mesmo considerando banda passante de 20Hz à 20kHz.

B. Configuração Paralela

A Figura 2 elucida o comportamento de uma das possíveis topologias para esta configuração, onde, impreterivelmente, a saída do amplificador principal é conectada paralelamente à saída do amplificador de correção. Neste caso, o circuito principal é responsável por suprir a maior parte da corrente entregue à carga, sendo atribuído ao amplificador de correção o ajuste de tensão. Portanto, somente uma pequena parcela da corrente de carga é provida pelo amplificador de correção, possibilitando, assim, a redução de perdas no estágio linear [17].

Tanto a configuração série quanto a paralela apresentam uma característica comum: ambas têm sua estabilidade definida pelo amplificador de correção. Sendo assim, se o amplificador de correção tem capacidade suficiente de suprir energia à carga, mesmo com excesso de distorções provenientes do amplificador principal, o sistema pode ser considerado estável [20]. Deste modo, o amplificador de correção pode ser dimensionado para suprir totalmente a carga durante transientes de variação de tensão ou consumo em sua saída.

Na década de 1990, o conceito de amplificadores paralelos proposto por [16] começou a ser explorado para sua utilização em áudio. Um amplificador com dois braços de circuito chaveado defasados para cancelamento de ondulação de corrente assistido por circuito linear foi proposto em [21]. Em [22], o amplificador linear trabalha como uma fonte independente de tensão, e o amplificador chaveado, como uma fonte dependente de corrente, batizado de amplificador *Classe-K*. Outra abordagem, conforme exposto em [23], mostra que é possível gerenciar o uso do amplificador linear como um filtro assistido, controlando a tensão aplicada ao capacitor do filtro de saída.



Figura 2 - Exemplo de topologia de configuração paralela

A assistência do circuito linear possibilita, também, a redução dos níveis de interferência eletromagnética, possibilitando que o amplificador híbrido seja compatível aos requerimentos normativos [24].

C. Configuração Envelope

Conforme ilustra uma das possíveis topologias desta configuração, a Figura 3 representa um circuito híbrido onde o amplificador principal é capaz de variar a tensão aplicada ao amplificador de correção. A carga na saída é conectada diretamente ao amplificador linear (geralmente, um estágio trabalhando como Classe-AB), representado por $T_3 e T_4$, o qual recebe uma tensão variável (gerada por uma fonte chaveada de alta eficiência) que acompanha o comportamento de tensão de saída v_o . Tem-se, portanto, um amplificador linear responsável por fornecer energia à carga, assistido por uma fonte que rastreia a amplitude de saída, sintetizando um envelope de tensão sobre a mesma [17].

Esta abordagem foi inicialmente investigada por Kashiwagi [25], o qual propôs o uso de dois conversores do tipo *buck* para gerar as tensões aplicadas à um amplificador Classe-A ou Classe-B. Tais tensões têm a capacidade de variar conforme o sinal de entrada aplicado ao amplificador, assumindo o comportamento de rastreio e diminuindo a potência dissipada no estágio linear.

Em contrapartida à abordagem tipo *buck* supracitada, pode-se rastrear a tensão de saída por meio do uso de conversores tipo *boost*. Conforme [26], após um estágio de isolação DC/DC (composto por um conversor *full-bridge* de três níveis), a tensão do amplificador principal é condicionada através de um circuito que aumenta a tensão (representada na Figura 3). Utiliza-se $T_5 e L_1$ como uma fonte de corrente constante, sendo esta utilizadas pelos indutores $L_1 e L_2$ dos estágios *boost* seguintes. A tensão e corrente DC aplicadas ao amplificador de correção são adequadas através de um controlador por histerese, o qual usa a tensão v_o como referência.



Figura 3 - Exemplo de topologia de configuração envelope

Outrossim, devido a boa resposta dinâmica e eficiência desta configuração, a mesma torna-se atraente para uso em dispositivos móveis, onde amplificação de frequências de rádio (RF) e durabilidade de bateria são fatores primários de projeto [27], [28].

III. PROPOSTA DE AMPLIFICADOR HÍBRIDO APLICADO À ÁUDIO

As topologias apresentadas anteriormente podem ter algumas características exploradas individualmente. É possível aplicar o conceito da configuração envelope com a característica de filtro assistido da configuração série. Sendo assim, propõe-se o circuito exposto na Figura 4:



Figura 4 - Proposta de amplificador híbrido aplicado à áudio

Em contrapartida às tensões DC que rastreiam o sinal de saída da configuração envelope, pode-se utilizar tensões AC, semelhantemente à [18], porém com duas fontes independentes de tensão. Para possibilitar a polarização dos transístores T_3 e T_4 do amplificador de correção, as tensões AC aplicadas ao estágio de saída devem ter um *offset* de tensão DC adicionado às mesmas, garantindo que o amplificador de correção tenha tensão de *bias* suficiente para manter os transístores trabalhando em sua região ativa.

O sinal de referência, tanto para o amplificador principal quanto para o de correção, é o mesmo. A diferença encontrase no *delay* que deve ser adicionado ao amplificador linear, a fim de compensar os atrasos gerados pelo circuito de *PWM* (*pulse with modulation* – modulação por largura de pulso), *driver* e possibilitar a correção da diferença de fase gerada pelo filtro de saída.

Os dois amplificadores principais são projetados como amplificadores Classe D, a fim de atribuir sua dinâmica e banda passante características. Para tal, fora utilizada a metodologia proposta em [29], a qual considera uma análise de pequenos sinais de um amplificador Classe D e utiliza métodos tradicionais de modelagem e controle de conversores.

Para o discorrer subsequente desde trabalho, considerouse o projeto de um amplificador de áudio capaz de desempenhar 500W à uma carga nominal de 4Ω .

A. O Amplificador Principal

Considerando um amplificador Classe-D, trabalhando em meia ponte, tendo um filtro de saída composto por um indutor L e um capacitor C, o qual alimenta uma carga R com uma frequência de corte f_C , tem-se a seguinte equação de segunda ordem que caracteriza o comportamento da tensão de saída $V_O(s)$ em relação ao *duty cicle* d(s) [29]:

$$\frac{V_0(s)}{d(s)} = \frac{R\left(D - \frac{1}{2}\right)}{(C \ L \ R)s^2 + Ls + R}$$
(1)

Onde:

$$L = \frac{R\sqrt{2}}{2\pi f c R} \tag{2}$$

$$C = \frac{1}{2\pi f c R \sqrt{2}} \tag{3}$$

Um amplificador de áudio deve ser capaz de reproduzir todas as faixas de frequência do espectro audível (que abrange de 20Hz até 20kHz). Para tal, a frequência de chaveamento do mesmo fora arbitrada em 250kHz e, visando não alterar a resposta de frequência, optou-se por um compensador proporcional na malha de controle.



Figura 5 – Malha de controle do amplificador principal.

Para entregar a potência desejada na saída, os estágios chaveados do amplificador híbrido proposto devem ser capazes de gerar tensões AC que contenham o mesmo sinal da saída v_o , acrescidos em módulo de uma tensão DC V_{OFFSET} capaz de manter os transístores do amplificador de correção polarizados. Sendo assim, a tensão de alimentação do amplificador deve respeitar a seguinte equação:

$$V_{\pm} = \sqrt{2 P_{OUT} R} + V_{OFFSET} \tag{4}$$

Considerando uma frequência de chaveamento f_{PWM} , as perdas totais P_T no amplificador principal podem ser representadas pela soma das perdas de chaveamento P_{SW} , perdas por condução P_C e perdas no *driver* dos MOSFETs P_{GD} :

$$P_T = P_{SW} + P_{CND} + P_{GD} \tag{5}$$

Onde:

$$P_{SW} = C_{OSS} \cdot V_{\pm}^2 \cdot f_{PWM} + I_D \cdot V_{DS} \cdot t_f \cdot f_{PWM}$$
(6)

$$P_{CND} = \frac{R_{DS(ON)}}{R} \cdot P_{OUT}$$
(7)

$$P_{GD} = 2 \cdot Q_g \cdot V_{GS} \cdot f_{PWM} \tag{8}$$

Sendo os seguintes parâmetros do MOSFET: C_{OSS} é a capacitância de saída; I_D a corrente de dreno; V_{DS} tensão entre dreno e source; t_f o tempo de desligamento; $R_{DS(ON)}$ a resistência em condução; Q_g carga total de gate e V_{GS} tensão entre gate e source.

A configuração proposta faz com que cada um dos dois estágios trabalhe por um semiciclo de v_o . Por simplificação, assume-se que as perdas em cada estágio são reduzidas pela metade. Utilizando o MOSFET IRFP4227, obteve-se os seguintes valores para cada um dos estágios chaveados:

TABELA I. PERDAS NO AMPLI. PRINCIPAL

Perdas	P_{SW}	P _{CND}	P_{GD}	P_T	Eficiência estimada
Principal 1	8,4W	2,63W	0,53W	11,56W	97,6%
Principal 2	8,4W	2,63W	0,53W	11,56W	97,6%
Total	16,8W	5,26W	1,05W	23,11W	95,2%

B. O Amplificador de Correção

O estágio de correção trabalha como um amplificador linear Classe-AB. A eficiência do mesmo varia conforme a tensão de bias necessária para a excitação dos transístores. Em tal topologia, os dispositivos de amplificação trabalham por um período maior ou igual à 180° e menor ou igual à 360° do sinal de saída. Na segunda situação (360°), têm-se a melhor situação em relação à qualidade do sinal, porém a menor eficiência. Na primeira situação (180°), existe distorção causada pela transição de polarização entre os transístores, porém representa a situação de melhor eficiência. As perdas P_{AB} desta topologia podem ser calculadas através da seguinte equação:

$$P_{AB} = 2I_Q \cdot V_{\pm} + \frac{2I_L \cdot V_{\pm}}{\pi} - \frac{I_L \cdot V_L}{2} \cdot \cos\phi \tag{9}$$

Onde:

 I_Q = Corrente quiescente V_L = Tensão de pico na carga

 I_L = Corrente de pico na carga $cos \phi = \hat{A}ngulo de fase na carga$

Considerando que a tensão de bias é a menor possível para manter os transístores conduzindo sem distorção (pouco mais que 180°), pode-se aproximar o cálculo de perdas neste estágio considerando que ambos dispositivos conduzem por exatos 180° (como um amplificador Classe-B). Desta forma, a potência de saída $P_{O(MAX)}$ do estágio linear pode ser simplificada:

$$P_{O(MAX)} = \frac{V_{\pm}^2}{2R} \tag{10}$$

E a potência máxima $P_{I(MAX)}$ consumida pelo amplificador é dada por:

$$P_{I(MAX)} = \frac{2V_{\pm}^2}{\pi \cdot R} \tag{11}$$

Através destas equações, pode-se chegar à conclusão de que a eficiência máxima teórica desta topologia é de 78,5%.

C. O Amplificador Híbrido

A topologia proposta na Figura 4 faz com que toda a dinâmica do circuito seja dependente exclusivamente do estágio linear. Sendo assim, as não idealidades provenientes dos amplificadores principais são corrigidas na saída. Como os dispositivos de amplificação linear recebem uma tensão em formato envelope, não há variação da diferença entre a tensão de saída e a tensão aplicada aos coletores dos transístores T_3 e T_4 . Portanto, pode-se utilizar as equações (10) e (11) para estimar as perdas neste estágio, considerando somente a diferença de tensão DC V_{OFFSET} presente nos transístores. Para os 500W entregues à carga de 4 Ω com uma tensão V_{OFFSET} simétrica de $\pm 7V$ aplicada ao estágio de saída, tem-se que:

$$\eta_{\%} = \frac{P_{O(MAX)}}{P_{I(MAX)}} = \frac{500W}{524,5W} = 95,3\%$$
(12)

Portanto, para se ter a estimativa da eficiência total do circuito híbrido, pode-se multiplicar a eficiência individual de cada etapa do amplificador:

$$\eta_{\%TOTAL} = 95,2\% \cdot 95,3\% = 90,7\% \tag{13}$$

Onde a parcela de perdas de cada estágio pode ser visualizada na Figura 6:



Figura 6 - Percentual de perdas de cada estágio

IV. RESULTADOS E DISCUSSÕES

Considerando a análise apresentada nas seções antecessoras, o circuito proposto na Figura 4 teve seu comportamento avaliado através de *software* de simulação. Para tal, os dois amplificadores principais foram compostos pelo projeto e componentes expostos na seção III.

Visando não interferir na resposta de frequência, utilizouse um controle proporcional no estágio chaveado, retornando o desempenho apresentado na Figura 7:



Figura 7 - Simulação do circuito híbrido para uma frequência de 1kHz

Através da simulação, obteve-se eficiência de 91,39% à plena potência (500W aplicados à uma carga de 4Ω) - um erro de 0,76% em relação à análise numérica simplificada proposta.

Considerando válido o princípio de funcionamento do circuito híbrido, através da simulação, construiu-se o protótipo do amplificador, utilizando-se dos mesmos componentes, topologia e malha de controle citadas até então. Com tal circuito, obteve-se as formas de onda apresentadas na Figura 8.



Figura 8 - Formas de onda do amplificador experimental

As figuras 7 e 8 apresentam as tensões V1, V2 e Vo, as quais referenciam os pontos de leitura apresentados inicialmente na Figura 4. Na Figura 8, tem-se o Vo para uma frequência de 1kHz aplicado em uma carga de 4 Ω .

A potência máxima do amplificador é estipulada quando a tensão de saída chega ao valor máximo fornecido pela fonte. Neste momento, o amplificador satura, podendo ultrapassar os valores nominais de potência em detrimento à qualidade do sinal. Portanto, a potência máxima do amplificador foi estipulada para um valor máximo de THD de 1%, conforme ilustra Figura 9.



Figura 9 - THD vs. Potência

O gráfico exposto na Figura 9 traz o comportamento da distorção harmônica do amplificador em função da potência desempenhada em sua saída. Aplica-se um sinal na entrada do amplificador, o qual é aumentado gradativamente, visando analisar o comportamento do circuito para diferentes valores de potência.

Percebe-se que o mesmo apresenta um comportamento razoavelmente linear até 70% da potência máxima de saída, atingindo um valor de THD mínimo de 0,05%. Conforme a potência aproxima-se de seu valor máximo, a distorção aumenta, caracterizando a saturação do amplificador.

Considerando o funcionamento do amplificador com as características supracitadas, a eficiência do mesmo teve seu valor mensurado, conforme ilustra a Figura 10:



Figura 10 - Curva de eficiência

Nota-se um comportamento exponencial na curva de eficiência em função da potência de saída. Isto deve-se ao fato de que o amplificador mantém os estágios de excitação e chaveamento trabalhando mesmo com o circuito em repouso. Conforme a potência de saída aumenta, o percentual de potência aplicada à carga aumenta em relação às perdas do circuito. À potência máxima, tem-se, predominantemente, as perdas de condução como principais.

V. CONCLUSÕES

Este trabalho abordou o contexto de aplicação de topologias híbridas de conversores, as quais convergem o uso de circuitos lineares e chaveados. Desde o advento deste conceito, a evolução das configurações foi elucidada, tal como sua aplicabilidade em áudio. Levando em consideração a revisão bibliográfica, uma proposta de aplicação foi projetada, mesclando um projeto de amplificador Classe-D com metodologias clássicas de amplificação linear. As simulações corroboraram o funcionamento do circuito, apresentando resultado prático equivalente. Uma abordagem simplificada da estimativa de perdas foi utilizada, a qual representou valor extremamente próximo ao mensurado (90,7% de eficiência estimada contra 90% de eficiência mensurada), validando a utilização da mesma. Para projetos futuros, propõe-se a avaliação do ponto ótimo de operação para otimização de eficiência, comparando o rendimento e qualidade com outras topologias de amplificação.

Referências

- L. FOREST, "Space telegraphy". US Patente Patent 879532, 18 Feb. 1908.
- [2] W. NOTTINGHAM, "Optimum conditions for maximum power in class A amplifiers," vol. 29, nº 12, 1941.
- [3] J. NELSON, "Class B amplifiers considered from the conventional class A standpoint.," vol. 21, nº 6, Jun 1933.
- [4] R. BOYLESTAD e L. NASHELSKY, Dispositivos eletrônicos e teoria de circuitos, vol. 6, Rio de Janeiro: LTC, 1999.
- [5] D. SELF, Audio power amplifier design handbook, 5^a ed., Burlington: Focal Press, 2009.
- [6] G. ETTINGER e B. COOPER, "The design of high-power switched transistor amplifiers.," Proc. of the IEE - Part B: Electronic and Communication Engineering, vol. 106, May 1959.
- [7] M. KINYUA, R. WANG e E. SOENEN, "Integrated 105 dB SNR, 0.0031% THD+N Class-D Audio Amplifier With Global Feedback

and Digital Control in 55 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 50, n° 8, pp. 1764 - 1771, 2015.

- [8] A. DONIDA, R. CELLIER, A. NAGARI, P. MALCOVATI e A. BASCHIROTTO, "A 40-nm CMOS, 1.1-V, 101-dB Dynamic-Range, 1.7-mW Continuous-TimeΣΔADC for a Digital Closed-Loop Class-D Amplifier," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 62, n° 3, pp. 645 - 653, 2014.
- [9] M. KINYUA, R. WANG e E. SOENEN, "A 105dBA SNR, 0.0031% THD+N filterless class-D amplifier with discrete time feedback control in 55nm CMOS," em *Proceedings of the IEEE 2014 Custom Integrated Circuits Conference*, San Jose, CA, USA, 2014.
- [10] F. VICENZI, L. GOMES DE FREITAS, N. MOREIRA JR., E. COELHO, J. J. VIEIRA e L. DE FREITAS, "A 1000W RMS class D amplifier with feedback," em *Proceeding ICC'05 Proceedings of the* 9th International Conference on Circuits, Athens, Greece, 2005.
- [11] S. M. COX, J. YU e W. GOH, "Intrinsic Distortion of a Fully Differential BD-Modulater Class-D Amplifier With Analog Feedback," *IEEE Transactions On Circuits and Systems*, vol. 60, nº 1, pp. 63-74, 2013.
- [12] S. COX, M. TONG TAN e J. YU, "A Second-Order Class-D Audio Amplifier," *Society for Industrial and Applied Mathematics*, vol. 71, nº 1, pp. 270-287, 2011.
- [13] S. COX e B. H. CANDY, "Class-D Audio Amplifiers With Negative Feedback," *Society for Industrial and Applied Mathematics*, vol. 66, nº 2, pp. 468-488, 2005.
- [14] S. COX, J. YU, W. LING GOH e M. TONG TAN, "Analysis of a hysteresis-controlled self-oscillating class-D amplifier," *IMA Journall* of Applied Mathematics, vol. 82, pp. 355-370, 2017.
- [15] H. ERTL, J. W. KOLAR e F. C. ZACH, "Basic Considerations and Topologies of Switched-Mode Assisted Linear Power Amplifiers," em Proceedings of Applied Power Electronics Conference, 1996.
- [16] G. B. YUNDT, "Serie- or parallel-connected composite amplifiers," *IEEE Trans. on Power Electron.*, pp. 48-58, Jan 1986.
- [17] R. C. BELTRAME, M. L. DA SILVA MARTINS, C. RECH e H. L. HEY, "Hybrid power amplifiers - a review," em XI Brazilian Power Electronics Conference, 2011.
- [18] J. H. JEONG, G. H. KIM, B. R. MIN, C. H. AHN e G. H. CHO, "A high efficiency class A amplifier accompanied by class D switching amplifier," em Proc. IEEE Power Electron. Spec. Conf., 1997.
- [19] R. C. BELTRAME, M. L. DESCONZI, M. L. SILVA MARTINS, C. RECH e H. L. HEY, "AC power source based on series-connection between cascaded PWM multilevel inverter and linear power amplifier," em Proc. IEEE European Conf.on Power Electron. and Appl., 2011.
- [20] A. BARRADO, R. VAZQUEZ, E. OLIAS, A. LAZARO e J. PLEITE, "Theoretical study and implementation of a fast transient response hybrid power supply," em *IEEE Trans. on Power Electron*, 2004.
- [21] H. ERTL, J. W. KOLAR e F. C. ZACH, "A new 1kW class-d supported linear power amplifier employing a self-adjusting ripple cancellation scheme," em 29th Inter. Conference on Power Conversion., Nürnberg, 1996.
- [22] N. JUNG, N. KIM e G. CHO, "A new high-efficiency and superfidelity analog audio amplifier with the aid of digital switching amplifier: class K amplifier," em Proc. IEEE Power Electron. Spec. Conf. (PESC'98), 1998.
- [23] H. ERTL, J. W. KOLAR e F. C. ZACH, "A novel switch-mode power amplifier with high output voltage quality employing a hybrid output voltage filter," em 34th Inter. Conference on Power Conversion, Nürnberg, 1997.
- [24] A. BELLINI, V. BOCCEDI, G. FRANCESCHINI, E. LORENZANI, I. MONTANARI e A. TACCHINI, "Hybrid architectures for EMC mitigation of switching audio amplifier," em *International Symposium* on Electromagnetic Compatibility - EMC Europe, Atenas, Grécia, 2009.
- [25] S. KASHIWAGI, "A high-efficiency audio power amplifier using a self-oscillating switching regulator," em IEEE Trans. Ind. Appl., 1985.

- [26] G. GONG, H. ERTL e J. KOLAR, "HIgh-frequency isolated DC/DC converter for input voltage conditioning of a linear power amplifier," em IEEE 34th Annual Conference on Power Electronics Specialist, 2003. PESC '03, 2003.
- [27] L. T. JAKOBSEN e M. A. E. ANDERSEN, "DIgitally Controlled Envelope Tracking Power Supply for and RF Power Amplifier," em International Telecommunications Energy Conference IEEE, 2007.
- [28] X. RUAN, Y. WANG e Q. JIN, "Review of Envelope Tracking Power Supply for Mobile Communication Systems," em CPSS Transactions on Power Electronics and Applications, 2017.
- [29] G. FRANTZ e J. R. PINHEIRO, "Amplificador Classe D: Estudo, Modelagem e Implementação," em 11th Seminar on Power Electronics and Control, 2018.